電子情報分野
研究室名
機能半導体デバイス研究室
研究室タイトル
未来の課題克服に貢献する新たな半導体デバイス技術の探求
研究室概略
AIやIoTの台頭により半導体はさらなる高性能・低消費電力化が求められます。未来の課題克服に貢献する技術提案を目標に、トランジスタに新材料・機能を融合するなど、新たな半導体デバイス技術の可能性を探求します。
主な研究テーマ
・半導体トランジスタ新規技術の研究
・高性能半導体デバイス新規材料の研究
個別研究テーマ
  • 強誘電体ゲート絶縁膜トランジスタおよび薄膜材料の研究

    沼田 敏典, 大下 祥雄, 中河西 翔, RAJADURAI Abimaheshwari

    2023年度 - 現在

     詳細

    従来のシリコンMOSトランジスタの高性能化のため、ゲート絶縁膜に強誘電体膜を用いたトランジスタの研究開発を行う。そのための薄膜材料の探索やトランジスタ試作評価を進める。

    成果:

    2025年度
    ALD-Ga2O3膜の形成過程をab-inito計算で検討して、TDMAG原料による吸着安定性について明らかにした。

    2024年度
    本学ALD装置を用いてシリコン基板上にGa2O3を成膜して膜構造を解析。常誘電性薄膜が形成でき、MOSキャパシタ動作を実証した。

    2023年度
    2024年1月に着任して研究室を開設。本テーマに関わる研究を進めるため、成膜原料ガス分解特性装置の仕様を策定した。

  • SiC MOS構造を用いた量子センサの研究開発

    岩田 直高, VILLAMIN Maria Emma , 沼田 敏典, 大下 祥雄, 中河西 翔

    2024年度 - 現在

     詳細

    SiCデバイスの故障を検知するセンサの実現を目指して、SiC MOS構造に導入した欠陥を利用した量子センサを開発する。

    成果:

    2025年度
    透明電極/酸化膜/SiC構造を用いてマイクロ波を導入する導波路とバイアス印加のための電極を設けた素子構造の設計と4インチウエハスループロセスのマスクリファインおよびプロセス最適化して2次試作を完了した。最適デバイス構造に向けた特性評価を実施した。

    2024年度
    透明電極/酸化膜/SiC構造を用いてマイクロ波を導入する導波路とバイアス印加のための電極を設けた素子構造の設計と4インチウエハスループロセスの構築を行った。要素プロセスの検討を終え、1次試作を完了した。初期的な評価で動作を確認した。

  • 新チャネル材料先端MOSトランジスタに関する研究

    沼田 敏典, 中河西 翔

    2025年度 - 現在

     詳細

    新チャネル材料を用いたMOSトランジスタ特性をTCADシミュレーションを用いて検討する。Ge半導体の最先端MOSトランジスタ構造への適用可能性を明らかにする。

    成果:

    2025年度
    デバイスシミュレータを立ち上げ、Planer型MOSトランジスタ構造を作製。Geを適用したことによるトランジスタ特性をSiと比較検討し、Ge由来のIon電流向上などを確認した。